微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于reconvergent的问题

关于reconvergent的问题

时间:10-02 整理:3721RD 点击:
encounter做布局布线时候,准备要做CTS。
指定好ctstch文件,综合时钟树的时候报如下Error:
Trancing clockTOP/CLK_MUX/U3/Y
error:Found reconvergent point ....
请问什么样的逻辑会报这个error,这个error主要是什么问题?

是不是mux?

是mux,为什么呢

两个时钟做选择时,把时钟定义在mux后

是把clock root定义在mux后了的

用create_generate_clock

时钟选择也要用create_generate_clock?以为分频的时候用这个。
这里用是为了避免reconvergent问题吗?是唯一的解决办法?

能不能再详细一点,还是不太理解。
我也遇到了类似的问题,在report clock structure时,
reconvergent clock path found from this pin: clock_gen/rmmi_rx_clk_gen0/U_RX_LS_SymbolClk_MUX/U_DONT_MUX:Z
而且这个MUX后面明明有很多SINK,但是report到这就不再显示下面的SINK了。
为什么?谢谢!

ckSynthesis -forceReconvergent啊,
不过现在的clockdesign已经可以搞定这种问题了吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top