微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT中fix_eco_timing问题

PT中fix_eco_timing问题

时间:10-02 整理:3721RD 点击:
P&R后的PT中发现有几个hold violation,path_group都是clock_gating_default,然后我用fix_eco_timing修,结果确实是在有violation的
路径上插入了几个buffer,但是一个violation也没有修掉,结果显示Total violating endpoints fixed 0,这是怎么回事啊?

实在不行 自己手工修啊,别太依赖工具

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top