encounter load io assignment file时不识别我定义的pad
unable to determine object from name
是怎么回事呀?
首先自动保存的io assignment file内容如下：
Version: 2
Offset: 2.7000
Pin: clk N 2 0.7000 0.7000
Offset: 141.3000
Pin: res N 2 0.7000 0.7000
Offset: 278.4000
Pin: a[2] N 2 0.7000 0.7000
Offset: 1.8000
Pin: a[1] W 3 0.8000 0.8000
Offset: 79.2000
Pin: a[0] W 3 0.8000 0.8000
Offset: 156.0000
Pin: b[2] W 3 0.8000 0.8000
Offset: 2.7000
Pin: b[1] S 2 0.7000 0.7000
Offset: 141.3000
Pin: b[0] S 2 0.7000 0.7000
Offset: 278.4000
Pin: scan_en S 2 0.7000 0.7000
里边只定义了pin 没有pad信息。我自己在下边加上
Orient: R180
Offset: 100
Pad: CORNER_PAD1 NE PLCORNER_D
定义了一个pad，再load这个文件的时候就出错了
多半是格式不對，用一個帶PAD的netlist，讓encounter自動擺一次，再吐出一個iofile，
怎样让网表中带pad?也是自己在网表里写吗?
让前端给
让工具给是不现实，它又不会创造
让你写，你甚至连信号干什么的都不清楚，更别提用什么pad类型对那个信号好了
我现在就是自己写了个verilog的小程序，自己先学习一下后端的整个流程。刚才查资料说要在verilog的顶层模块里例化pad，我还真是无从下手。有人说看一个pad的pdf文档里边有说明什么样的module用什么样的pad但是我都不知道是哪个pdf呀我把库里边的文档都找一遍了
就是IO的一个library库的文档吧
肯定有，你自己找找看，数字模拟的PAD都有不同，自己研究下吧
也只能自己琢磨了谢谢啊
具体项目的时候，PAD的选择和摆放方案会有专门人提出来的，后端按照要求摆放就好了
可是我现在还不会加pad呢，还处于特别菜鸟级别呢，呵呵
还有几个问题您能帮忙解答下吗?
1. 是在verilog代码里，给模块的输入输出端口都连接上pad，然后综合出网表，再自己在网表里加core供电电源pad和IO供电电源pad以及corner pad吗?
2. 还有其他的pad要加吗?
3. 在综合的时候脚本里边需要加什么语句约束吗?
先谢谢啦我自己瞎鼓捣着学习，真是很费劲呀
1。PAD部分不需要综合也可以，最后单独写一个网表就可以，只要链接关系正确就好了，注意IO单元的选型
2。看片子的情况，powercut也需要吧
3。为了添加pad，不需要什么约束吧
pad文件怎么写呀，没有可以做PR吗
pad文件的写法，encounter的user guide里有说明。你也可以将带pad的设计读进去，先自动生成一个IO文件，然后自己再改动pad的位置就可以了。
没有pad，也可以做PR
powercut是干嘛的
是的，就是这样
学写了！、