请问做DFT Compiler的时候定义的test_mode端口是干什么用的？（已解决）

test_mode is for ATE test logic,
generally,
test_mode = 0 means working mode, the design/IC will work as expected.
test_mode ！=0 means ATE test, such as bist/digital scan chain(just as DFT compiler doing)/ntree test/ ..... ,used to pick out the bad chips

这些说明我也看了，就是不知道怎么用啊

进测试模式的吧

定义的ScanEnable类型的scan_enable端口，不是就是进入测试模式的选择端口吗?

不知道是ASIC还是SOC的设计，很多ASIC可以把测试用到的pin直接分配外部pin来控制，比较直观。比如MCU一类的芯片，很多时候没有那么多资源分配足够外部pin来做测试用，里面会有test controller一类的逻辑，产生一个内部test mode信号。

mcu是没有pin，
一般的ASIC 都有test mode选择的， 不过很多情况下是复用某个别的pin，
test mode是控制test和func mode
scan enable是控制scan shift和capture 模式， 两个都可以复用别的，作用不一样的，
test mode不一定是为了scan，也可以为了别的模式，比如mbist，

受教了

小编果然讲的明白，不过我用set_dft_signal定义了test_mode以后，综合出来它就是一个空置的端口，没有跟任何cell连接，是本来就应该是这样吗?以后哪里会用到它?用到的时候它会自动连接吗?麻烦小编大人了，本人实在太菜鸟

我并没有用过dft compiler，所以意见仅作参考，这个工具很专业，没有熟手带你么?不建议完全自学这个工具
1. 实际chip里面， testmode肯定会连到某个cell， 一般是latch。
2. ATE 测试时候用。例如scan/bist/ntree.
3. designer 应该会去考虑这个连接问题。

我现在还是学生，没有人带，导师对这个方向也不懂，就是自己琢磨，从综合到版图都是我自己，悲催呀

唉，我也是，悲剧了！我们可以一起研究，可以的话！加我Q574707320

我也是，可以一起研究么?我目前在搞ICC，问题一大堆！

我用的是encounter~

恭喜你了。这个digital back-end入门最难的。慢慢来，不要灰心,如果dft compiler 是synopsys的东西，建议你可以申请一个id上synopsys网站去问问。

好的，我去注册一个

我来回答你吧 ， test_mode信号在有的设计里面确实是用不到的
test_mode的作用是在该信号有效时，对不可测试和不需要测试的逻辑进行BYPASS处理，如PLL,时钟门控等等，以提高测试覆盖率。
test_mode信号需要在代码设计的时候就加入到RTL代码逻辑里面去，并留出端口，在做DFT的时候再把这个端口定义成testmode

谢谢~

進測試模式的吧

DFT Compiler学习中