v2lvs 转spi网表问题
时间:10-02
整理:3721RD
点击:
大家好,我在用starRC v2lvs命令将Astro生成的 .v文件转为 .spi文件,然后想将生成的spi文件在Calibre下做LVS验证。
可是在执行v2lvs 命令时候 ,会给出下面的错误提示:
syntax error:file: /home1/edamgr/verisilicon/SMIC18/FEView_STDIO/STD/Verilog/smic18.v line: 4500 token: ,
可是,这是我的库描述的verilog描述啊,是厂家直接提供的,不应该会有错误啊!求解释,谢谢
可是在执行v2lvs 命令时候 ,会给出下面的错误提示:
syntax error:file: /home1/edamgr/verisilicon/SMIC18/FEView_STDIO/STD/Verilog/smic18.v line: 4500 token: ,
可是,这是我的库描述的verilog描述啊,是厂家直接提供的,不应该会有错误啊!求解释,谢谢
不要太相信厂家
debug一下看看
starrc 的v2lvs? 为什么不用calibre 的 v2lvs? 而且那个.v库不是必须指定的.
-lstd.v ,
那应该怎么转换网表呢?不用那个.v的具体怎么操作呢?请指点一下!谢谢
如何debug呢?刚开始用,不知道怎么操作,能不能指点一下呢?谢谢
我的那个-l 就是标准单元的verilog描述文件。
按照提示修改下试试
提示说我的库文件的verilog描述有问题,这个也能修改吗?
-l 不是必要的, 去掉好了
路过学习一下
按照提示修改下试试