后端面试--每日一题（022）

If there are too many pins of the logic cells in one place within core, what kind of issues would you face and how will you resolve?
如果在core里面某一块有太多的标准单元的pin，有可能出现什么place&route的问题，如何解决?
难度：3

issues:
routing congestion issue
resolution:
1. low utilization
2. set space between cells

还有吗?

尽量不用pin比较多的cell
设max density

lower util , add fence, 分析一下routing channel，看v h 可用资源，适当调整moudle 形状，比如加大宽长比，从正方形变成长方形，

我觉得基本上就是2楼和4楼说的了吧，要看pin太多是因为utilization太高还是用到的cell都是那种pin 密度太高的，前者降低uti，或者在cell间制定间距，或者dc时候直接禁用掉高密度pin的cell。

谢谢楼上各位的正确答案

问一下，5楼说的改变module的形状，在哪儿设置呢?还有改变之后确实可以reduce congestion吗

请问下，在哪儿设置max density 是在sdc文件中吗?