微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > calibre lvs 报错

calibre lvs 报错

时间:10-02 整理:3721RD 点击:

报错如下:像是加的port没有连接到metal1
Extraction Errors and Warnings for cell "inv.calibre.db"
---------------------------------------------------------

WARNING:Unattached label:
Name"VDD!"at location(1.08,1.735)on layer141
WARNING:Unattached label:
Name"OUT"at location(4.67,6.53)on layer141
WARNING:Unattached label:
Name"IN"at location(5.475,9.15)on layer141
WARNING:Unattached label:
Name"GND!"at location(8.495,9.73)on layer141
WARNING:Unattached port pads; port ignored:
Port name:VDD!on layer141at location(1.08,1.735)
WARNING:Unattached port pads; port ignored:
Port name:OUTon layer141at location(4.67,6.53)
WARNING:Unattached port pads; port ignored:
Port name:INon layer141at location(5.475,9.15)
WARNING:Unattached port pads; port ignored:
Port name:GND!on layer141at location(8.495,9.73)


WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.

WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.

WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.

WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.


##################################################
####
##C A L I B R ES Y S T E M##
####
##L V SR E P O R T##
####
##################################################

REPORT FILE NAME:inv.lvs.report
LAYOUT NAME:inv.calibre.db
SOURCE NAME:/home/tsm0001/verify/out_richard/inv.src.net ('inv')
RULE FILE:/home/tsm0001/verify/out_richard/_SmicSP2T_cal035_epm_realhv3.3V_p2mtx.lvs_
LVS MODE:Mask
RULE FILE NAME:/home/tsm0001/verify/out_richard/_SmicSP2T_cal035_epm_realhv3.3V_p2mtx.lvs_
CREATION TIME:Tue Mar 13 16:45:46 2012
CURRENT DIRECTORY:/home/tsm0001/verify/out_richard
USER NAME:tsm0001
CALIBRE VERSION:v2011.2_34.26Wed Jul 6 05:20:09 PDT 2011

**************************************************************************************************************
OVERALL COMPARISON RESULTS
**************************************************************************************************************

#######################
# ###
##INCORRECT#
# ###
#######################

Error:Different numbers of nets (see below).
Error:Connectivity errors.
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
LayoutSourceComponent Type
--------------------------
Ports:44
Nets:44
Instances:11MN (4 pins)
11MP (4 pins)
------------
Total Inst:22

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
LayoutSourceComponent Type
--------------------------
Ports:44
Nets:84*
Instances:11MN (4 pins)
11MP (4 pins)
------------
Total Inst:22

* = Number of objects in layout different from number in source.

lvs文件中关于port的定义如下:
TEXT LAYER 141 ATTACH 141 metal1
PORT LAYER TEXT 141
TEXT LAYER 61 ATTACH 61 metal1
PORT LAYER TEXT 61
#IFDEF TOPMETAL 3
TEXT LAYER 143 ATTACH 143 metal3
PORT LAYER TEXT 143
TEXT LAYER 363 ATTACH 363 metal3
PORT LAYER TEXT 363
TEXT LAYER 142 ATTACH 142 metal2
PORT LAYER TEXT 142
TEXT LAYER 62 ATTACH 62 metal2
PORT LAYER TEXT 62
#ENDIF
#IFDEF TOPMETAL 2
TEXT LAYER 142 ATTACH 142 metal2
PORT LAYER TEXT 142
TEXT LAYER 62 ATTACH 62 metal2
PORT LAYER TEXT 62
#ENDIF

在transformation后,把pin和metal分开了,这有什么设置的地方吗?

端口定义是没有问题的,检查下metal1定义 与 版图是否一致

Unattached label应该你加的port layer不对,或者十字点没放在金属上

我想请教一个问题,我做LVS时也出现了类似的warning,但是我去相应cell "A"的layout中查看过,label确实在那个位置,并且已经打在了相应的meatl层上。
我单个run cell "A"的lvs时并没有出现这样的warning.对于这样的情况,不知道为什么会这样?
Thanks

同样的问题,有没有人解决了

同样的问题,有没有人解决?

我怀疑是你的label的layer选择错误。如果你的label的层次是和金属一个层次的话就会出现这个错误。

你可以查查实际的版图label的layer到底是哪一层?

是不是pin的metal没有导出来,也就是gds里pin的位置没有metal。

我也遇到了同样的问题,重新creat了lable之后又检查出了版图里面的一处短路,后来就好了。不知道跟短路是不是有关。

看看。

遇到了同样的问题,后来发现是 LABEL 的“+”没有放在对应的金属上。
移动了LABEL就好了。
我指的问题是“unattached label”和“unattached port”
真是不明白这软件干嘛非要这样设置,都移到金属上就看不清楚LABEL了啊。

另外:WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.

这个错误 是没有在相应的层加上 LABEL。
虽然从schematic里generate来的版图PIN上可能带有其名字,但是必须得再在相应层上打上“VDD”"GND"的PIN才行

+是中心啊,CAD工具都是这样的,不然在图层很多的情况下很容易标错
如果没有忘记加power和gnd的话,Power的错误是因为LVS的power net name跟你画的里面不一致(大多数是跟“!”有关系),2个方法改:
1、改layout 里的power net name
2、改LVS里的设置,有个设置power net name的地方
比较推荐用第二种方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top