微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc power plan 问题请教

icc power plan 问题请教

时间:10-02 整理:3721RD 点击:
如图:



在昨晚place后发现单元不是摆放在vdd及vss之间!请问下这是什么原因造成的。

试试place之后再生成rail

std cells是通过rails供电的,,那是m2层,你这明显是上层的power,要通过via连下去,到m2才跟std cells连接的。你打开m2层,应该能看到std cells放在vdd跟vss之间。

請打開你的row然後看一下cell是不是都在row上面

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top