微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > detour现象由什么情况引起的?怎么解决····

detour现象由什么情况引起的?怎么解决····

时间:10-02 整理:3721RD 点击:

timing path 出现较多的detour ,并同属于一个module

1. congestion或floorplan奇怪
2. 前端网表不是物理综合输出的
3. 工具发傻
遇到第三种就没办法了,我是人肉综合+人肉摆放解决的...

樓上的, 工具不會发傻. 只有使用者期望做到的事情但沒有足夠資訊給它才會得到糟糕的結果.
以 Floorplan 來說, 大的或細長 memory 之間有沒有 Thin channel 或 Thin channel 沒有 Buffer only blockage 或零碎面積沒有 hard blockage 等等都產生 detoure 的疑慮. 至於人肉綜合+擺放, 我想知道當你有幾萬個以上的 violation 時有適當的 scripts 或 solution 可以達成你的人肉方式?

congested引起,

floorplan 调整吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top