关于CTS的问题
我做一个小case的时候遇到了一个问题：place和pre-CTSOpt都没有问题，但CTS过后所有的net都消失了（power还在），
不知道是什么原因?万谢解惑！
应该是postroute前 net的线都不是真实的，trial route的，postCTS后，时钟才是真实的，可能你的脚本里没有把route clock 打开，估计你也新手吧
分享一下了
都可以，route or not，
CTS 只是长时钟树，但是这样的时钟树并没有真正绕线，我们这里用route_zrt_group来绕线，你看你flow里有没有这个命令
encounter 里面既可以不让先绕线 ，只产生route guide 再去绕线，或者在CTS 的时候就绕线（可以再CTS spec 中定义）。尽量还是选择第二种吧，比较好一些。
对的，我还是新手，真正的项目都还没做过，感觉欠缺的东西还是太多太多--
谢谢你的回答，那么请问应该如何在spec文件中定义呢?spec中除了定义那些CTS的东西，也可以定义它绕不绕线?
是的?好像是routeGuide吧?设成false。有点记不清了。spec 文件里面可以设置的option 很多。我现在用ICC以前的命令不太记得了呵呵
好的，我找找看，谢谢
请问一个问题：stripe是需要PG physical pin连接到core外部的；那fllow pin也是需要PG physicalpin连接到core外部的吗?
还有，fllow pin是由stripe打孔来供电的吗?
如果是block 不需要关注physical pin ，它只是在加power stripe 的时候create 的。只需要关注block 内部（VDD VSS 等power net）的每层 金属stripe 的连接正确并联通。 如果是top其实就是全芯片的stripe 连起来 然后一部分net接到power pad 上面，由外部电源给pad 供电的。
follow pin 就是stripe 打到power rail 上面给cell供电的