ICC 中placement阶段遇到的问题
时间：10-02
整理：3721RD
点击：
想请问一下，我在pre-place之前把除了，时钟网络之外的其他high-fanout网络的ideal属性都去掉了，并且将VDD与GND，和tie-high tie-low都连了对应的net上面derive_pg_connection -power_net VDD -power_pin VDD -ground_net GND -ground_pin GND -tie
derive_pg_connection -power_net VDD -power_pin VDD -ground_net GND -ground_pin GND -verbose
为什么placement之后会出现两条high-fanout net
NetFanoutAttributesCapacitanceDriver
--------------------------------------------------------------------------------
image_smici/CLK_100M
20896dr, d, I, h0.00image_smici/plltop/clkcore
image_smici/IMAGE/convolution/net41826
36350h1031.10image_smici/IMAGE/convolution/*cell*5989/**logic_0**
image_smici/IMAGE/W_R_SRAM/net41827
1566h1031.10image_smici/IMAGE/W_R_SRAM/*cell*5990/**logic_0**
我单独create_buffer_tree，仍然没有任何效果，不知道是不是时序约束过紧的问题?
derive_pg_connection -power_net VDD -power_pin VDD -ground_net GND -ground_pin GND -verbose
为什么placement之后会出现两条high-fanout net
NetFanoutAttributesCapacitanceDriver
--------------------------------------------------------------------------------
image_smici/CLK_100M
20896dr, d, I, h0.00image_smici/plltop/clkcore
image_smici/IMAGE/convolution/net41826
36350h1031.10image_smici/IMAGE/convolution/*cell*5989/**logic_0**
image_smici/IMAGE/W_R_SRAM/net41827
1566h1031.10image_smici/IMAGE/W_R_SRAM/*cell*5990/**logic_0**
我单独create_buffer_tree，仍然没有任何效果，不知道是不是时序约束过紧的问题?
这两条看着像是tie low?
clk， pg net缺省就是ideal net啊，place阶段是自动 dont touch的， 不用care
小编，你是说这样两条高扇出的net可以不管么?可是做cts的时候，不是要求一般除了时钟网络之外，别的高扇出网络都要完成高扇出网络的综合?我在做place之前也做了set_ahfs_options -constant_nets true
set_auto_disable_drc_nets -constant false 的设置的。place之后，还是会有这样两条net。是设置的有问题嘛?
clock net 报出来是正常的
对于常数net，你可以检查一下是否你的option 起作用了?网表里是否只有这两天常数net?还是只有这两条没有fix?这两条是不是一个buffer 都没有加?加一个-effortmedium试试