encounter中进行IR drop 分析

呵呵，问题解决了哈。是在power菜单的Rail Analysis/Early Analysis /power Analysis /Statistical 中进行。在post-CTS clock 下做的话，要提前用EditNet Toggle Probability 生成一个.tg的文件；如果是dummy clock 下做的话，不用生成.tg文件，但是直接点的话，会出现这个错误：ERROR (SOCPARA-2015): Failed to find any DC Source reference node for net VDD.解决办法网上有哈

还想问下哈，在IR Drop 分析的时候，需要设置哪些参数、如何设置这些参数，才能使的得到的数据较为准确呢?如使用Statistical 模式进行分析还是用Simulation-Based 模式进行分析呢，还有就是那个expected average power 是如何设置呢?采用default value 吗?以及IR drop的值为多少时，是一个可以接受的呢
好多的疑问，忘达人解答，也可以推荐写资料啊，这些在Encounter 的用户手册上面都没有呢！

IR drop < 5% VDD

那其他的参数都是通过不断的尝试，取得一个IR drop的最小值，是这样的吧

根据得到的 IR drop，调整 power plan。比如说 ring的宽度， strapes的数目和宽度。

呵呵，谢谢楼上的指点……

谢谢楼上

受教了

还是用些signoff的工具分析比较好,比如cadence的voltage storm

HKHKXMXI,天天向上EREM

意思应该是说，你在分析VDD这个net/node的时候没有给定坐标

请问下你的工具版本号！谢谢

IR drop具体的要求参数是多少，是以工艺大小为参照物还是什么，先感谢了~

IR drop一般希望是越小越好，因为IR drop过大会严重影响时序。一般分析的corner，worst 和 typical的VDD偏差是10%。考虑到ground会上浮，所以定IR drop < 5% VDD。
“IR drop具体的要求参数是多少” ，这没有固定的答案。有些说法是要小于3%VDD，因为把封装上的压降也考虑进去了。其实只要保证即使出现了这么大的IR drop，你的电路都能正常工作，就OK了。或许有些时候，你根本没有资源用来使得整个芯片的IR drop都控制在 5% VDD。这时就得想想其他办法了，比如说在压降大的区域布低频电路。

非常感谢~

你好，假如数字电路仅仅是一个模块，没有电源pad，那么请问下如何做ir drop 呢?

power pin上打供电点就好了，eps manual 讲的很清楚

eps manual 是什么东西?百度出来的好像和这个毫不相关啊。

eps manual 就是eps 的manual reference。

那eps的全称是什么，在线等...

是encounter power system应该，已查到