redhawk low power问题求教

不知道有没有人做过使用header cell的power gate analysis，
其中会用到switch model
根据手册的说明, switch model是用aplsw UNITY来生成
然后问题来了
似乎是因为simulator是NSpice的缘故，前后报了各种error，又没有详细说明：
最新的一个error是Inductor/Voltage source loop detected containing 'v_vddg', sim stopped.
除此以外没有别的info， 谁能说明说明 ……　
想请教一下，有没有人做过sw model, 以及power gate analysis，求指点一下，谢谢了

什么工艺? 用hspice试试。nspice不太robust。

一般用hspice或者sprecte来仿真

请问下大大，这个应该在哪里配?
没有找到aplsw的配置项

实在是没有找到可以在哪里配置使用的仿真工具，因为我目前还在用 aplsw 生成switch model的阶段

目前是在用redhawk的 aplsw 命令，给header cell 生成switch model，但是出现了
“Inductor/Voltage source loop detected ” 的error 而导致sim stop
查看了手册，对aplsw并没有额外的说明，也找不到对应的配置内容。
还请指点一下，应该怎么解决这个问题，谢谢

remove option DC_BIAS in .conf file

LZ 我想应该这个问题你解决了吧
我的问题和你相似，最后发现是，VDD_PIN_NAME GND_PIN_NAME都被我定义了，而实际上只能定义一个，才是对的。
您是这样解决的吗?