微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > illegal placement错误

illegal placement错误

时间:10-02 整理:3721RD 点击:
大家好
做place_opt的时候出现illegal placement错误
Error:lib cell 'FFDHD2X' of cell xxxx is illegal for all sites in the block
Error:Could not find a legal placement
A legal placement could not be found
man一下提示可能的原因有
1.row definition,site array 小于core area
请问应该怎么检查site array definition,增加array的值
2.cell pin 可能与power strap 有overlap
这个是要legalize_placement吧,我在design plan中preroute std cell之前没有问题,之后就不通过了
是不是一定要在preroute_standard_cells后legalize_fp_placement后,要通过才行
另外一个问题是,在floorplan后进行时序分析时,运行了optimize_fp_timing过后,report_timing后还有-0.061的时序违例
一定要重新做修复违例还是可以暂时忽略呢
谢谢大家

遇到了相同的问题,请问怎么解决的?

1.估计这个cell的site和平常的cell不一样,这个不一样的cell估计有特殊的功用的吧。如果不是一定要用的话,
set_dont_use 这个cell好了。非要用的话,查一下这个cell的site, createRow -site ?core。
2. 可以暂时忽略的,61ps又不是很大,没有做cts,routing,timing都不准的。小于周期的20%应该可以接受。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top