clock tree走了min layer一下的metal层，而且走得很长

做CTS的时候设的layer是M3-M6，但是最后clock tree出来在M1和M2存在比较长的net，就是那种一条net都在M1或M2，但其实周围是有M2以上绕线资源的。由于M1、M2都是单倍spacing，M3以上是3倍，所以存在这种情况的path到了route之后会有比较大的noise，导致latency变长很多。这应该是不正常吧，是不是哪里设置不好，怎样可以解决?
求问各位大神，谢谢

确定 route的时候是先 route clk ?max_length 也需要设置一下

clock和signal是分开route的，clock先单独route另外，专门针对clock tree的max_length要怎么设啊?比如好几个时钟，其中一两个频率高的，我想单独对这两个设max_length

在clock spec文件里面设置，在每个root点点下面设置最大线长

在ICC里面可以单独对clock 设置max length吗?你的意思是set_max_length $length $clock_source? 能穿越到所有的tree上吗?我记得这个命令只是对port进来的第一级net有效啊?