DC综合时，如何控制尽量少使用LVT器件

set_multi_vth_constraint,不过作用不大， 你可以完全禁用lvt啊，
后端会去处理vt比例的

谢谢小编：
如果我禁用LVT，有一些关键路径时序的确不能满足要求。
这种情况要后端来解决吧?

后端能解决也是在一定范围的，违背过大后端怎么也不可能解决，如果频率上不去，该使用lvt的地方还是要使用的。

前端综合禁用LVT, 让后端去用，这样比例会少些。后端优化时，把关键路径设到一两个group path里面，加大权重place，最后换LVT去fix timing
你分析一下为什么会出现关键路径，代码有没有优化空间，可不可以加拍
能在前面解决的就不要放到后面去，越到后面，手段越有限

谢谢了，我分析了一下，部分路径的确没有优化空间了。但是只要我在综合时约束其可以使用LVT器件，这条路径就过了。

小编， 您好， 问一个新手级的问题， 对于 HVT, RVT的swap ， 这个在前端做好， 还是留给后端去处理?

对于前端， 我只要 set-leakgae-optimization true就使能了这个 HVT, RVT 替换功能呢?

谢谢

这个flow各个公司都有争议，synopsys的官方trial 表明，用
combo flow（即lvt+hvt+svt) 可以得到最后的hvt比例较高，pr后，
不过也是官方测试数据， 和具体case也有关系，可以借鉴一下，

就是均衡timing vs leakage power ,
vt比例只是secondary target，timing满足了，适当看下就行，很难量化的指标，

貌似综合工具在cell的选择上不是很优，我禁用LVT cell，部分关键路径的时序仅违背了0.2ns，且仅有10几条path。但如果我不禁用LVT cell，关键路径时序是过了，但大部分cell全部使用LVT的。
与后端的兄弟讨论了一下，决定在后端采用脚本约束