微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于OVC为什么setup和hold有不同的derate setting呢

关于OVC为什么setup和hold有不同的derate setting呢

时间:10-02 整理:3721RD 点击:
PT中有多个corner的检查,每个corner下还有一个setup和hold,它们的derate设置不同。为什么不用同一个最大的derate值,而要设置不同的值呢?
请各位大侠帮忙 谢谢了

用一个最大值,有时太悲观,会做不出来

设置timing derate不能太悲观,而且大多设置在clock上,设置在data path上好像没见过

设在哪里,设多少,要参考foundry的流程

为什么hold的比setup的大呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top