请问各位高手：知道0.35um的IO一般有多大，含有pad、esd的

找个.35的工艺看看吧
一般的都是有两种pad：并列式和交替式

一般的inline IOSMIC18 的 是 70 x 180 这种，

stagger IO 是40x 220 ，都不是CUP ，
.35的可能更大些，还要看是否是CUP这种，如果是CUP ，就小很多，因为bond在 active区域，

小编你真是太好了每次问问题都那么热心的帮忙我这还有几个简单的入门级问题要麻烦您解答下：我以前都是调的标准单元，现在要手画，要画guardring和pad华虹。35的库guardring是不是就是vdd和gnd的环没什么具体的其他规则要求吧?pad是不是就一块金属啊有其他要求吗

guard ring 是vddring和 vssring吧， 只要遵守design rule就行了，
tiedao vdd和vss上，pad里面一般都有一些circuit的，

.35um的pad应该是110x250左右吧！设计指标+-3000v以上。

谢谢指教 呵呵你有没有用过华虹的。35的库啊Vdd和Gnd的IO连到外部就是接的电源和地那么这些IO连到版图组成的环中就行了把需要手动把core和IO的电源、地连到这些IO上吗? 我看他内部的连接已经连上了啊所以我没连但是为什么做drc提示Nwell disconnected power另外还有个疑问：我画的数字版图用的标准单元里的IO “ Check wide metal on long gate Tr”时显示每个IO都有问题是不是标准单元有问题还是drc文件有问题 我正在研究drc文件 还请高手指点下

据我了解，hhnec的库做的不是太好，人工要修的东西很多

确实挺差的好多莫名其妙的问题小编果然见多识广啊

好好好好

是指DUP(Device Under Pad)和inline PAD么具体什么意思呢
我用的是DUP的，但是文档说同时支持DUP和inline PAD

看ESD和PAD的位置，device under PAD的就是ESD在PAD下面的那种IO cell一般的是ESD和PAD是分开的