微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 我的netlist里面都有clock gating cell ,但是

我的netlist里面都有clock gating cell ,但是

时间:10-02 整理:3721RD 点击:
我的netlist里面都有clock gating cell ,但是 在 做dft时 , identify_clock_gating会报 design中没有clocks ,我的clock也定义了。而且report_clock_gating 后报告说没有clock gating cell!网表是RC 产生的 ,但是DFT 是用 DFTC跑的。
什么会造成这种结果一般

Do you cofirm you use the ICG cell?

可以确定用了我打开网表查了 明确都是clock gating的cell

Can you display your dft script here?
Check your script can make the things more better.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top