关于calibre做天线效应检查

带有IP模块（一个模块空盒子）的layout用calibre做天线效应检查时，在没有merge好IP模块时，已经修改完了天线效应违背。但到merge好IP模块后再做天线效应检查时，发现又出现天线效应违背现象，这种情况怎么能够避免呢?因为merge IP模块是在流片厂家那里做的，layout已经tapeout。也就是说能在tapeout前考虑到 merge IP模块造成的影响。

首先IP需要有天线模型。

可能是没有merge时没有考虑空盒子的antenna effect violation。

IP 的Lef中有Antenna 信息，再加上Metal Only的GDS（IP Vendor能提供）

是不是Vender 给的Antenna 信息不准确?找他们理论去

可以先自行检查一下box IP的输入端，先将输入连线跳到顶层，或者直接加个diode. 可以规避部分问题。但不是根本解决方法。

用calibre工具时，能用到lef文件里的Antenna 信息吗?

thanks！

一看就是经常IP merge的，
可以自己写一个假的clf 模拟下， 悲观些：
defineGateSize "PF64K17E" "DOUT[1]"0.0792
defineGateSize "PF64K17E" "ADDR[0]"0.0792
defineGateSize "PF64K17E" "DOUT[12]"0.0792
defineGateSize "PF64K17E" "IFREN"0.0792
defineGateSize "PF64K17E" "ADDR[1]"0.0792
defineGateSize "PF64K17E" "DIN[3]"0.0792
defineGateSize "PF64K17E" "DOUT[11]"0.0792
defineGateSize "PF64K17E" "DOUT[10]"0.0792
defineGateSize "PF64K17E" "ADDR[3]"0.0792
defineGateSize "PF64K17E" "DIN[7]"0.0792
defineGateSize "PF64K17E" "SIO_I"0.0792
defineGateSize "PF64K17E" "DIN[10]"0.0792
defineGateSize "PF64K17E" "ADDR[4]"0.0792
defineGateSize "PF64K17E" "ADDR[10]"0.0792
defineGateSize "PF64K17E" "SIO_O"0.0792
defineGateSize "PF64K17E" "ADDR[5]"0.0792
defineGateSize "PF64K17E" "DIN[15]"0.0792

icfbicfb 所说的是在布线时的处理，有时候astro也不能完全查出天线效应的错误，上次我们也试过。我现在想的是能不能在IP merge前，用calibre这些工具把天线效应的错误查出来，这些错误包括IP merge 后有可能产生的错误。

还没解决哪
3,4,5楼说的已经很明白了。

对啊，你可以做悲观些啊，就是提前让连线跳线啊

也就是预防么，这样merge完了就没有惊奇了

赚点分不容易啊