微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 防止天线效应时,layer jump为什么不往下层Metal跳线?

防止天线效应时,layer jump为什么不往下层Metal跳线?

时间:10-02 整理:3721RD 点击:
防止天线效应的措施:layer jump, insert diode.
对于 layer jump,一般都是往上层金属跳线,如果下层有布线空间允许跳线时,也一般不会往下跳,为什么?

我记得论坛有人回答过啊,比如说一根L1+L2+L3长的METAL3,
如果往下跳L2,那么在制造METAL3的时候,虽然减小了L2,但是还有L1+L3(因为都连上L2)的长度
如果往上跳的话,制造METAL3的时候,因为L1和L3还是断开的,所以这个vio的长度就是L1或L3,效果更好。
不知道解释清楚了没

天线效应是由于工艺制造过程中的电荷积累而形成的效应, 请问通过metal4 把metal3连起来与通过metal2把metal3连起来在电荷积累上有区别吗?对于这个问题我一直很不明白,请高手指点。

有区别啊 用M2连的话,在制造M2的时候,没问题,但是 在制造M3的时候,有2段要通过M2积累电荷,也就是说效果只是减小了M2的那段。
而通过M4相连的话,制造M3的时候,只有一段(其实还是2段,但是2段分开了,没接在一起,所以可能vio的只是2段中最长的那段),然后制造M4的时候,M3的电荷早就放完了,就只剩下M4的那段,所以效果要好
我也不知道说的对不对,只是我的理解,还请大牛指正啊!

貌似金属每层层刻蚀后是有个放电处理工序,4楼说的有道理

所以对于跳到顶层了还是有天线效应的情况,往下跳层也是解决天线效应问题的一个方法。

往下跳也许是个选项, 比如修top layer的天线,
一般是往上跳, 和半导体生产工艺的电荷积累机制有关系,

4楼就是正解, m3往m2 跳 那造m3的时候 还不是m3+m2的长度么, 积累的电荷一点也没减少这主要是制造顺序决定的~ m2先,

恩,4楼讲得很对,我感觉也是与制造过程有关。因为在制造的时候,如果是向下跳的话,在制造M3的时候,虽然把中间那段打开了,但是由于M3的两段还是通过M2是连接在一起的,所以,M3还是会收集电荷。4楼这个说法还是很有道理的。
我另外的想法是,由于在制造工艺的时候是先敷一层绝缘层,在添加上掩膜,再敷上一层金属层,所以从这个角度来谈的话,向下跳线实际中就没办法实现,因为在敷金属层的时候是一块面积整个敷上去,只有被掩膜遮盖的地方留出了via的地方,这样的话如果M3就没法往M2跳,因为M3是直接就敷上一整层的。而想上M4跳可以的原因是因为,在敷M3的时候可以先添加掩膜将需要断开的部分断开,这样在敷上M3的时候就会出现断开的M3,而M4就可以把这两个via填充,形成向上跳线。

学习学习!

学习学习啊

学习!

good good study ,day day up

4楼讲得很有道理!

终于看懂了四楼说的东西了

说4楼正确的都去面壁。
这么基础的知识都搞错。
往上跳最主要原因是绝对会连接到diffusion,电荷被衬底走掉。

刚查了一下百度百科:
在芯片生产过程中,暴露的金属线或者多晶硅(polysilicon)等导体,就象是一根根天线,会收集电荷(如等离子刻蚀产生的带电粒子)导致电位升高。天线越长,收集的电荷也就越多,电压就越高。若这片导体碰巧只接了MOS 的栅,那么高电压就可能把薄栅氧化层击穿,使电路失效,这种现象我们称之为“天线效应”。随着工艺技术的发展,栅的尺寸越来越小,金属的层数越来越多,发生天线效应的可能性就越大。
  在深亚微米集成电路加工工艺中,经常使用了一种基于等离子技术的离子刻蚀工艺(plasma etching)。此种技术适应随着尺寸不断缩小,掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中,会产生游离电荷,当刻蚀导体(金属或多晶硅)的时候,裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上,就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷,当积累的电荷超过一定数量时,这种F-N 电流会损伤栅氧化层,从而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下,面积比较大的栅得到的损伤较小。因此,天线效应(Process Antenna Effect,PAE),又称之为“等离子导致栅氧损伤(plasma induced gate oxide damage,PID)”。
我的理解是:
1. 暴露在等离子束下的导体才会收集游离电荷,且所积累的电荷多少与其暴露在等离子束下的导体面积成正比。就是说在加工M3的时候,M2的金属是不会参与积累电荷的。
2.该导体碰巧只接了MOS 的栅,那么高电压就可能把薄栅氧化层击穿,使电路失效------言外之义就是如果该导体同时还接到MOS的漏端时,不会产生“天线效应”
基于以上两点,就不难理解为什么通常都是向上跳线,因为跳线的线长都不会太长,如L1+L2+L3的线,都是L2要远小于L1和L3,如果往下跳线,对减少天线效应所积累的电荷影响不大,消除天线效应没什么效果。当然在消除天线效应是能使得跳到下层的L2长度和L1+L3相当,当然也可以达到相同效果。

1,往下跳不是不行,只要跳的多。主要是要看各层面积跟栅极面积比值是否超过rule要求。
2,另外就是还要看是不是能接到diffusion,如果能接到diffusion,那么就不会有antenna产生。所以top layer一般是不会产生antenna的。

gooooooooooooooood

gooooooooooooooood

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

梁昌洪

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top