微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > P&R后有setup violation,怎么修?

P&R后有setup violation,怎么修?

时间:10-02 整理:3721RD 点击:
在encounter中routeDesign以后,执行timeDesign检查timing violation.
存在几条setup violation,hold没问题,(已执行过optDesign)
请问这样的情况怎么做可以解决setup violation?
希望能说明的详细一些,谢谢!

加buffer

工具修不掉只能人手了

Physical Synthesis -> Place -> Route 的约束要先紧后松,逐级释放,就能避免你所说的问题。

我会按照你的意见再试试,多谢指导!

麻烦可以把操作过程说的详细一点么?
我现在完全是自己摸索的阶段,纯看UG,一落实到实际操作就哪儿哪儿都找不到了。
非常感谢!

可以帮忙描述的更详细点儿么?
非常感谢!

后端的setup 违反,最好是前端工程师去修。

如果只剩几条了就采取人为的插buffer或者size cell的方法吧,设定太严格的约束对于其他的也存在过优化的可能

1。调整launch和capture的FF的 clock tree
2。前后级数据路径上加减buffer借clock



如何实现先紧后松

这个需要手动修的情况多么

上一篇:laker与calibre
下一篇:请教数字后端流程

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top