求助，encounter中做optDesign时，工具如何计算rc延时？

求助，
1.在encounter做pr时，如果在importDesign的时候没有导入Cap Table。那么optDesign -postRoute或者-postCTS或者-preCTS时，用什么计算互联线的rc延时?
2.用Cap Table计算rc或者做optDesign时，是否需要set_wire_load_model和set_wire_load_mode?
3..如果工具只在importDesign时读入了三个工艺下的Cap Table，那么抽取spef文件时是否可靠，可否给pt做sta分析?
4.encounter中的读入的qrc techfile文件，是什么后缀的文件格式?是否会分tt ss ff三个情况?和cadence的QRC抽取出的spef有什么精度区别?

一切的一切，尽在UG中

小编这个小问能帮忙解答下么?其他的问题我基本理解了。
2.用Cap Table计算rc或者做optDesign时，是否需要set_wire_load_model和set_wire_load_mode?
另外补充一个问题
（1）最近考虑要计算一根线的IR，假定已知的是tech lef中对该层metal的 res 定义为1.0，布线的宽度为0.4um。长度为120um，假设电流为1.5mA，那么这个线上的irdrop多少呢?考虑如果这个线上有via，那么应该如何计算（via有4个或者多个，如n个）

我曾经也想计算什么平行导线的L和C什么的东西，然后当时手上有QRC，StarRC，calibre什么的。后来因为文件准备不足，和时间问题而放弃了。我仔细想了想，这种sign-off的RC抽取工具往往是面对大型设计的，有时候需要面对精度和速度的折中，如果用它们来抽取过于简单的模型，可能达不到理想的效果。
从实际的理论来看，你想抽取IRdrop的话，需要知道R和I。那么，此时，R可能不是简单的一个恒量，可能在该金属导体的内部有更加复杂的计算。一般来说，工具都是采用的分裂法，可以等比分裂，也可以按照不同的权重进行分裂，然后对每个分裂出来的细丝再进行计算，最终根据某个经验值在相加什么。更复杂的情况还要考虑到周围的环境，金属层的高度，密度，材料，瞬态的电流密度等等等。还有什么趋肤深度之类的。往往采用的是高阶积分和多元矩阵进行计算，当你的精度要求比较高时，对机器的性能要求就更高了。
此时，你再想想，你的芯片面积，金属层数，还有各种via，高频下可能还要抽取L，此时的RLC抽取的负担太重了。
所以你要记住一点，商用工具不能作为研究工具来使用。如果你想了解研究工具对R,L和C的计算方法，可以看MIT的FastHenry，FastCap工具。

说得有点多

2.用Cap Table计算rc或者做optDesign时，是否需要set_wire_load_model和set_wire_load_mode?
WLM是用来估算r或c的，既然有captble和实际的绕线，WLM就没有价值了。
另一方面也可以看出来，用DCT的时候，DC要的是TLUP+来做RC，不再需要WLM