如何通过ICC只修改metal层
时间：10-02
整理：3721RD
点击：
因为之前的逻辑错误，芯片的时钟起不来。现在想将原来时钟使能的逻辑从时序逻辑变成组合逻辑，修改代码并综合后的网表已经生成。
如果不是all layer change，用 ICC如何实现?
如果不是all layer change，用 ICC如何实现?
你可以参考ECO的相关文档。
如果你想要不用all layer change的话，那你的网表修正，应该是基于上一版的verilog来做，确保所用单元没有变化，也就是freeze silicon ECO的flow。
没看懂，局部改逻辑啊，看一下eco_netlist命令