微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS时layout中的nets比source中的nets多几条

LVS时layout中的nets比source中的nets多几条

时间:10-02 整理:3721RD 点击:
在做二输入与非门LVS的时候,从原理图中提取了6条net,从版图中提取了8条net。多出的两条就是版图中的nwell和pwell。请问这是怎么回事?版图没有画错,请问该怎么进行设置来消掉这样的错误?

LVS报告中是TRANSFORM以后的结果么

估计是新手,衬底没接。

对,我是新手,我在VDD上放了一个n-sub,在VSS上放了一个p-sub,这样算接上了吗?

现在解决了,原来是衬底接反了,之前是在VDD上接的n-sub,在VSS上接的p-sub。正确的接法是在VDD上街p-sub,在VSS上接n-sub。
多谢你的提醒!

现在已经解决了,是我把sub放反了,导致衬底没连上。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top