I/O PAD延时变大的原因和解决办法是什么

我用SMIC65的库做了个design，500MHz时钟，加上PAD综合，timing报告里输入PAD的delay是0.47ns（可以接受），可是在ICC中place完之后timing report里，同样的PAD delay变成了0.91ns。请问（1）究竟是什么原因导致了delay变大，ps：用-input_pins查看线延时也只有0.03ns，应该是单纯的cell delay就有0.91ns
（2）有什么变法可以使delay减小吗，我的输出pad delay 有1.4ns ，加上uncertainty和output delay，必定不满足时序了啊

难道是主力的case?呵呵。

这个问题有可能是你没有摆好对应PAD上的terminal导致的。一个最野蛮的方法就是把这些有问题PAD对应的terminal删了。

你能详细说说吗，谢谢！

可以设置pad的使用条件，看它目前是高速的还是低速的。HD的还是MD的?