关于formality 匹配失败怎么debug的问题（已解决）

最近一直困在这里 别的同事FM都没问题 就我这个block有问题 这是拿icc之后和icc之前的对比的结果。一直查不出什么原因。这是是带DFT的，是不是要对setup特殊设置呢，有懂的大牛希望指点指点啊，还需要什么图我再放上来分析这是最后的结果：
********************************* Verification Results ***************************
Verification FAILED
-------------------
Reference design: r:/WORK/core_block_d
Implementation design: i:/WORK/core_block_d
107504 Passing compare points
1998 Failing compare points
0 Aborted compare points
2489 Unverified compare points
----------------------------------------------------------------------------------------
Matched Compare PointsBBPinLoopBBNetCutPortDFFLATTOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)4095000522993393548107504
Failing (not equivalent)1000017412561998
Unverified18350003261842489

**********************************************************************
0

先看看，库读对没?svf对没?dft disable 没?这个基本要保证。其次查看，这些比对的point的逻辑锥找一下，问题，不行可以，从low--》hight的方法来debug。每步成功，就设置interface。

先看看BBPin为啥failed ，

scan_out要设置为dont_verify_point
set_case_analyse需要设置为功能模式
scan_en需要设置为dft disable

你好 我这个flow跟别的人一样的 所以基本上可以保证库读对了，svf也需要吗，我只知道svf是综合后有的东西 这里没用到这个。

还请指点这些东西设置在哪里呢。是在formality的setup里么?

我也不明白为啥会verify faild呵呵

match之前

别光用脚本啊，在gui下面直接看啊，

我是在do file里设置的

把SVF加上试试，不加SVF确实会出现挺多问题的。但是又好像听过有人说，不加SVF才能验证的更彻底。
不过我每次都加了，就没问题

问题已经解决 老大帮我看了下 发现是sdc的问题 因为给的sdc有些这样的设置：
set_logic_zero之类的port，所以在匹配的时候这些都接到tie 0或者1 了 ，把那些去掉重新run过 就没问题了，感谢大家！

把ＤＦＴ测试端置０

请问一下svf是一定要加的吗，还是要添加时序的时候才加，我的一直出错，而且都是在VDDGND，而且VDD还有出现在port上面，这个要怎么改呢?谢谢。