微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > calibre的lvs问题(1)?

calibre的lvs问题(1)?

时间:10-02 整理:3721RD 点击:

大家好,最近在用calibre做lvs,发现如图1的违例,calibre报告版图中的某个pin,比如A是和信号线连接的,但是,却报告网表中A是和地(VSS)连接的。我也看过版图和网表,pin A的确是和信号线相连接的,但是,为什么calibre的报告却说网表中的pin是和地(VSS)连接的呢,各位遇到过这种情况吗,小弟很郁闷,谢谢各位了。

图1

在gui 里面查查,看看cell是不是对错了

如果网表是vss,那么猜网表转的有点问题?

从报告上看,小编的回答正确。但是这样好像不正确,std cell的输入pin不要直接接到VSS,需要TIE

你看到网表是电路原理图,还是lvs input的cdl文件啊
如果是原理图,那么先查查cdl是否和原理图一样
另外查一下网表中是否存在同一种cell, pin A 接到VSS的情况

小编,我遇到了跟你同样的问题。请问你是怎么解决的。

请问问题最后解决了吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top