ICC中sdc的问题

需要改动?我记得只是cts时需要改动clock_uncerntainty

就是把clock的uncertaintyset小一些还是set为0?另外sdc中的ideal_network，clock_transition和clock_latency等要注释掉吗，还是pt会自动忽略这些settings?BTW，set_case_analysis和set_logic_zero/one有什么区别?

顶，坛子里的timing大牛快显身啊~

追问一个问题：sdc中定义的virtual clock，它的作用仅仅是为了定义set_input_delay和set_output_delay么?做block的时候，在做完cts做route的时候需要注释掉么?

自己顶一个，各位大牛应该快下班了吧~

virtual clock 是为了设置相对的input output
我一直没改SDC

你做的多少nm的工艺啊?我举得cts之后，route的时候应该把uncertainty改小一点吧，vclk这部分我以为没搞明白到底要不要改

现在做的是110的，我新手的，不太懂这个。

placement - sdc要確定是要function mode or test mode去optimize,選速度最快地所以要看set_case_analysis有沒有正確,uncertainty就自己去調整了
cts -sdc要確定用function mode or test mode去長tree,確定set_case_analysis有沒有正確
cts之後要確定 virtual clock有沒有設(長tree 之前沒差),不然boundary timing會不正確
uncertainty都是看你要卡多少沒說要多少,要根據各家tapeout check list

不错，加油，我也是新手，做28的哎

谢谢你的回复，我现在的疑问就是我不知道该怎么调整uncertainty，一般来说，cts前后的uncertainty是不是都要有修改啊?设小一点或者设为0之类的?

我的作法是這樣的,先知道你們的tapeout check list的uncertainty 值如果是100p
再來就是要知道APR tool跟PT(sign off tool)的correlation到底差多少,如果是70p
那uncertainty就設170p
因為placement 之前跟routing之後APR TOOL計算RC有不同,所以你要知道的事
APR tool跟PT在placement之前跟routing之後的correlation到底差多少,
RUN個幾次比較一下就會知道了

clock latency, ideal network 之类只能出现在place sdc里， cts 和route 都要去掉的