微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > max_fanout 的violations需要修吗

max_fanout 的violations需要修吗

时间:10-02 整理:3721RD 点击:
如题,这个max_fanout,max_cap的violations需要修吗,都是clkbuf 和clkinv上的fanoutviolations还有为什么real数量是0,total却不是0,是他们的计算方法不一样吗,哪位大侠给解释一下!


自己顶一下,哪位大侠给解释一下!

max_fanout 违反应该不重要。可以满足 max_transition 就可以。

前面的Nr nets 为0指,工具有权限优化的违反DRV规则的条数为0,后面Nr nets 724,指所有的违反DRV的条数,其中包括不可优化的,以及没有权限的路径。大部分是属于时钟树,要想处理掉时钟树里的DRV,最好在做CTS的时候就做处理

你的density已经超过100%了

Real是指optDesign可以fix的fanout violation , total 包括一些不能fix的violation ,比如clock net上的。
楼上说得对啊 你的density 105%了 少年

这个density超过100%是什么引起的,如何解决,大侠指导一下。

这个density超过100%是什么引起的,会有什么影响,如何解决,大侠指导一下。

加大芯片的面积应该就可以降低density了

看你整个芯片的utilization大不,不大的话 用处理congestion的办法处理

你再评估一下你的design吧

DRV 是虾米东东额?
density 太高 ,需要从place开始看 congestion了,降低congestion,实在不行的话,只能放大面积了。

DRV 是Cadence 的说法
logic DRC 是Synopsys的说法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top