后端面试--每日一题（080）

Implement an AND, OR gate and inverter using 2 inputs mux?
分别各用一个2输入的MUX，做一个与门，或门和反向器
难度：1

module and (a,b,y)
input a,b;
output y;
mux (.y(y),.s1(a),.d0(1'b0),.d1(b));
endmodule

module or (a,b,y)
input a,b;
output y;
mux (.y(y),.s1(a),.d0(b),.d1(1'b1));
endmodule

module iv (a,y)
input a;
output y;
mux (.y(y),.s1(a),.d0(1'b1),.d1(1'b0));
endmodule

香农展开...

?为什么出这个题目。

小编答案呢?谢谢

2楼+1