微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于lib中pin的capacitance问题

关于lib中pin的capacitance问题

时间:10-02 整理:3721RD 点击:
我在做DC综合时总是出现两个违规
显示说我的min capacitance过低
然后我看了一下有关IP的lib文件
发现出问题的pin上的capacitance小于min capacitance
而这两个值恰恰是report中报告中的require和actual的值
请问大家这种关于capacitance违规的问题怎么解决?
小白一个,团队里会做DC的就一个人,小公司,无助中。

反馈给IP vendor.

请教,那个IP几乎所有的pin都是那样,lib是这样描述的
capacitance x.xxx
min capa x.xxx
max capa x.xxx
然后我就看这个capacitance不在min和max内而且小于min的值
是我理解错了吗?
供应商真的会错吗,而且这么多。

我做过lib,这种事情不可能出现吧。 capacitance单一属性是根据设置选择capacitance_ranges复杂属性(min,max,average)其中之一生成的。
或者有的lib里边只有一个capacitance单一属性,没有capacitance_ranges复杂属性。

解决办法:
1. 找到出错cell的PEX网表,自己测一下他那个pin的input cap,看看结果和lib标注的capacitance差在哪
2. 使用脚本把一切不符合规则的capacitance置换成range里的值
3. 删除capacitance range这个复杂属性

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top