微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教encounter分析时序的时候的问题?

请教encounter分析时序的时候的问题?

时间:10-02 整理:3721RD 点击:
请教,在用encounter分析时序的时候为什么reg2reg,in2reg,reg2out,这些都是N/A呢?为什么找不到任何时序路径呢?SDC正常。使用过clearclockdomain命令也不管用。

sdc 中clock定义不对吧

create_clock [get_ports wb_clk]-period 20-waveform {0 10}
set_clock_latency 3.5[get_clocks wb_clk]
clock和原来没有区别,原来是可以的

restoreDesign的时候,仔细分析每一个WARN和ERROR

问题已经解决,就是对warning没有看仔细,导致忘记load io的timing lib文件了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top