Encounter ERROR:Global net VDD not found.

Encounter ERROR:Global net VDD not found.如何解决呢?我在verilog的netlist文件里面例化了VDD和VSS的pad和wire，例化如下：wire VSS,VDD;
PLVDDC VDD_CORE_PAD();
PLVDDH VDD_IO_PAD();
PLVSSC VDD_CORE_PAD();
PLVSSH VSS_IO_PAD();
在Design Browser中的Nets中也能看到VDD和VSS；这是什么问题呢?

import design 指定电源地信号

如何指定的呢? 我没找到呢

恩 找到了 谢谢