smic018工艺中NLL、PLL、NLH、PLH这几层求解释

最近在看smic180nm的工艺，看到有这么几层不知道是干什么的，NLL（1.8v NLDD Implantation）、PLL（1.8v PLDD Implantation）、NLH（5v NLDD Implantation）、PLH（5v PLDD Implantation）.从网上查到了一些内容，说LDD是浅掺杂源漏的意思，在短沟道器件下减小源漏的电场强度用的。不知道这几层该不该用?

NLL是低压NIMP,PLL是低压PIMP,NLH是高压NIMP,PLH是高压PIMP

这些都是foundry给做，应该用的

好的，谢谢

好的，受教了

该不该用是有design rule决定的，不是你说了算的。建议好好的研究相关的design rule。

设计规则上没有强调关于这些层是否要用,只是把他们的设计规则列出来了。顺便问一下，如果用了这些层，那么原来的层（比如 n+ implantation）还需不需要用呢。

看mask tooling层次生成

弱弱问一句mask tooling是什么文件

fsdfsdfdsfdsfsdfsdfsdfsdf

这些层次是用来形成LDD结构的，现在LDD结构根据管子的类型以及电压大小而分成四类，一般情况下我们不需要画它，厂家会根据N+ P+层次来生成这些层，看一下掩膜版表就知道了，一般叫mask tooling table

终于见到一个正解了，非常感谢啊