微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于calibre自动加VIA

关于calibre自动加VIA

时间:10-02 整理:3721RD 点击:
大家好,小弟最近做POWER fet,想用calibre自动加via。
我自己写了个小文件,可是为什么出来的gds老是不对?
streamin进去是空的。哪位大仙帮帮忙?
LAYOUTPATH "./powerfet2_line.gds"
LAYOUT PRIMARY "powerfet2_line"
LAYOUT SYSTEM GDSII
DRC RESULTS DATABASE "fill.gds" GDSII _fill
DRC MAXIMUM RESULTS ALL
DRC MAXIMUM VERTEX 199
DRC KEEP EMPTY NO
LAYER met2 10
LAYER via2 14
LAYER pass 11
LAYER met3 15
LAYER via3 16
LAYER met4 17
area_metal = met3 AND met4
area_use = SIZE area_metal BY -0.8
area_protect = SIZE pass BY 7
area_via = area_use NOT INTERACT area_protect
all_via { RECTANGLES 1 2 1 INSIDE OF LAYER area_via }
DRC CHECK MAP all_via GDSII 16 "fill.gds"

没人知道吗?

你的 gds 是用 APR 還是 Manual layout 做出來 ?
如果用 ICC APR, 用command "create_preroute_vias" 指定產生你要的交錯Metal 的位置.
calibre 主要是用來檢查 rule deck 錯誤, 不是用來改版圖的.

看上去是没有问题的
LAYOUTPATH "./powerfet2_line.gds" 这种语法问题应该是copy过来才漏的空格
area_protect = SIZE pass BY 7 这句因为我不懂 power fet 所以不好判断这样做是否合理
你可以用 calibredrv 看一下 gds 是否有问题,或许只是 map file 不正确
另外不会是因为display的问题导致看不到吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top