微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > route时为什么不按照lef定义的spacing绕线(已解决)

route时为什么不按照lef定义的spacing绕线(已解决)

时间:10-02 整理:3721RD 点击:

Metal4在lef中定义了width 1.5um,spacing 1.5um,pitch 3um。为什么nanoroute完成后,Metal4的所有的Metal4的pitch都远远大于3呢,怎么不按照lef的定义route呢?

1)检查track的距离
2)手划一条wire,看看是否可以做到width 1.5um,spacing 1.5um
3)检查是否有non-default rule

先谢谢,这就去查查。加班中。

1.)检查track的距离是这个吗:绕线完后,pitch 5.6um, space 4.1um, width 1.5um
2.)手画一条线可以做到1.5um,space 1.5m3.)无NON DEFAULT RULE
项目现在在route阶段,按5.6的pitch,M4的资源浪费很多啊,绕不通。
(因为是Ultra Thick Metal,所以规则很大)

要打开track的显示,才可以看到,从你的描述看,你说的不是track

到家了,明早看看。离tapeout时间越来越近了!不眠之夜啊

怎么会发生这样的情况呢?接下来应该怎么办?把def改了,然后再读回去,可以吗?先去试试了

在EDI里面直接删掉现有的M4 track,重新设置个新的

改了def,重新吃回去,然后布线,完成后M4按照lef定义绕线了。不知道这样做是否合理,先往后走,把流程先跑通。
谢谢陈版指点。

是不是NDRrule没有读进去



这个不是NDR,就是最基本的规则要求

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top