LVS时，为什么*.CONNECT 无法将Digital电源和调用的Analog电源连接在一起

想请教楼里的大侠们，在做CalibreLVS时，
为什么*.CONNECT 无法将Digital电源和调用的Analog电源连接在一起?（版图中是连接在一起的）
##我个人觉得可能是*.CONNECT没有将电源线给连接起来，而版图中是连接在一起的。
##我可以手动将analog.cdl中的电源全改为VDD VSS，这样就通过了。但想问下为什么*.CONNECT连接不起来?
##与网表格式 spic & cdl 有关?还是与INCLUDE有关?
##或者有别的好办法没?
V2LVS 设置如下：
v2lvs-v "./spic/mix_top1_lvs.v"\
-n -s0 VSS-s1 VDD \
-s "./spic/analog.cdl" \
-s "./spic/cdl/digital_lib.cdl" \
-o "./spic/mix_top_lvs.spic" |tee v2lvs.log
抽出来的CDL：mix_top_lvs_spic设置如下：
.GLOBALVDD33
.GLOBALVDD1
.GLOBALVDD
.GLOBALVSS
*.CONNECTVDDVDD12
*.CONNECTVSSGND
*.CONNECTVSSAGND
.INCLUDE "./spic/analog.cdl"
.INCLUDE "./spic/cdl/digital_lib.cdl"
.SUBCKTRTC_CoreClkReqInputDataPowerFlagAck_isoOutputValid_isoOutputData_isoClk_32c_iso
XFH_ISO_instanalog_iso $PINSOUT=iso_driver
XLDO_POR_instanalog_ldo $PINSOUT=POR_Rst_N_wire
INCLUDE 的analog.cdl中调用的cell端口如下：
.SUBCKTanalog_isoOUTVDD1GND
.ENDSanalog_iso
.SUBCKTanalog_ldoOUTAVDD12AGNDAVDD33
XITOPOUTAVDD12AGNDAVDD33LDO
这样设置后，运行LVS:
calibre -64 -turbo 4 -lvs -hcell runset/hcell -hier -spice spic/mix_top_lvs.spicrunset/top.lvs | tee log/lvs_hier.log
报告如下错误 lvs.rep
INCORRECT NETS
1Net VDDVDD
X1476(0.032,-0.002)analog_ldoXLDO_POR_instanalog_ldo
OUT: 2OUT: POR_Rst_N_wire
AVDD33: AVDD33AVDD33: XLDO_POR_inst/AVDD33
AVDD12: VDD** VDD **
AGND: AGND** VSS **
** no similar net **AVDD12: XLDO_POR_inst/AVDD12
** no similar net **AGND: XLDO_POR_inst/AGND
X1477(0.000,302.855)analog_isoXFH_ISO_instanalog_iso
OUT: 402OUT: iso_driver
VDD: VDD1** no similar net **
GND: AGND** VSS **
** VDD **VDD: VDD
** no similar net **GND: XFH_ISO_inst/GND
2Net AGNDVSS
X1477(0.000,302.855)analog_isoXFH_ISO_instanalog_iso
OUT: 402OUT: iso_driver
VDD: VDD1** no similar net **
GND: AGND** VSS **
** VDD **VDD: VDD
** no similar net **GND: XFH_ISO_inst/GND
X1476(0.032,-0.002)analog_ldoXLDO_POR_instanalog_ldo
OUT: 2OUT: POR_Rst_N_wire
AVDD33: AVDD33AVDD33: XLDO_POR_inst/AVDD33
AVDD12: VDD** VDD **
AGND: AGND** VSS **
** no similar net **AVDD12: XLDO_POR_inst/AVDD12
** no similar net **AGND: XLDO_POR_inst/AGND
我个人觉得可能是*.CONNECT没有将电源线给连接起来，而版图中是连接在一起的。
我可以手动将analog.cdl中的电源全改为VDD VSS，这样就通过了。但想问下为什么*.CONNECT连接不起来?
与网表格式 spic & cdl 有关?还是与INCLUDE有关?
或者有别的好办法没?

*.CONNECT在sub circuit 之外声明：
1、对GLOBAL定义的nets出现在任何阶层都有效
2、没有在GLOBAL中定义的nets，只对TOP层ports有效，对TOP层子cell无效

谢谢大哥的热心帮忙，小弟我还是有点不太明白。sub circuit 是 .SUBCKT吗?
我将*.CONNECT放在了mix_top_lvs.spic文件的顶部，这样算不算是在.GLOBAL.INCLUDE .SUBCKT 的外面?这样跑了一遍还是不行啊

谢谢大哥的热心帮忙，小弟我还是有点不太明白。sub circuit 是 .SUBCKT吗?
我将*.CONNECT放在了mix_top_lvs.spic文件的顶部，这样算不算是在.GLOBAL.INCLUDE .SUBCKT 的外面?这样跑了一遍还是不行啊

在mix_top_lvs.spic中添加
GLOBAL AGND
GLOBAL AVDD12
*.CONNECT VDD AVDD12
试试呢。

为啥不用PSUB2?

GLOBAL也是过了，也是不行哎
不用PSUB2是因为所有的地都接到一起了,地用同一个port

数字部分单独抽取打平网表吧。