微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 小白求教,工具在几个阶段的处理思想的指点,谢谢!

小白求教,工具在几个阶段的处理思想的指点,谢谢!

时间:10-02 整理:3721RD 点击:
一直在书本上看的理论的东西,想问问在后端流程关键节点,工具以什么指导思想来工作。
我发觉在不同阶段,工具处理差异主要集中在俩个方面:clocktree和net delay。下面是我自己意淫的,有些节点还不是很清楚求指正。
一 DC阶段:clock 是具有ideal 属性的net delay 依据 WLM 估算而得。
二 PLACE阶段:clock仍然是具有ideal属性的工具依据俩单元间最短的可行距离去布线,从而估算net delay。
三 CTS阶段:clock依据.ctstch生成,propagated,此时工具怎么处理net route的呢,是不是介于二 、四俩阶段的中间过渡处理的?)
四 ROUTE 阶段:clock is propagated,net delay仍然依据最短可行原理,结合布通、时序优化等综合因素去route,产生propagated
net,从而计算真实的 net delay。

希望大家指点下,或者给出正确的各阶段工具对clock 和net的处理思想。谢谢!

同求教!

高手呢 哈哈留点骨架性的意见啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top