set output delay 指点下

想问下set output delay 包不包括 setup 和uncertainty ，还是纯粹只是输出端口外部的data path delay （即外部组合逻辑和连线延迟），麻烦指点

这个命令是考虑输出端后面的电路来设置的，set_output_delay是指输出信号在后面的模块中需要在时钟沿之前提前多长时间准备好。可以在后面画个register分析下setup/hold就知道了。

不包括，就是只延时，
工具分析的时候会自己加上setup来分析