微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > question about setup violation

question about setup violation

时间:10-02 整理:3721RD 点击:
做项目的时候遇到这样的一个奇怪的问题:
我在normal模式下做好树,然后check timing 的时候,发现setup存在一条到SDFF的SI端的违例路径。
说起来,SDFF的SI端的检测应该是在DFT模式下才进行的,不清楚为什么在Normal模式下也出现。
请各位达人帮忙解释一下~

false path

可以用PT去具体看下那条路径,应该会发现问题的吧
PT分析的时候设置了scan_en吧,一般不会这样的啊,或许DC做DFT的时候就有问题。
得仔细去看下那条路径是什么样的路径~

你在normal模式下有没有定义scan clock,有没有设置case anaysis scan mode 0

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top