微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc 绕线问题

icc 绕线问题

时间:10-02 整理:3721RD 点击:
遇到一个问题,求大牛们指导。一模块含有macro,place利用率60%左右,绕不通。在cts后做check_routeability没问题。report_congestion报绕不通,改如何继续debug呢?

从FP开始每一步都要看congestion的,早发现问题早解决。
cts完这种情况发生,如果不想返回去,只能分析发生congestion严重的地方是
什么原因造成的;还有就是short发生的集中不集中?找出原因问题就有解决的
方法。timing不严格的话也可以用命令加上congestion的option工具自己优化

谢谢xjg,应该是还得看floorplan。想知道怎么样的情况可以宣布放弃该种floorplan了(实在做不了了)

我以为有以下三个因素:
Timing,power,congestion

多谢指点

绕不通的问题很多,你就简单的说了下,别人如何follow。place后 util不高,但是congestion高不高啊,绕不通主要是看congestion。
你给出的place util是整体的吧,为什么不看看congestion map和pin density map,你就可以看到那些可能绕不通的区域,再做出相应的策略。
debug说简单点就是分析问题,找出原因,做相应调整。

恩congestion map 主要集中在模块port的区域和pin congestion map不是很多,前面的debug主要集中在macro的摆放和模块port的分布上面。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top