微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于pt报告中的transition time 与delay increase

关于pt报告中的transition time 与delay increase

时间:10-02 整理:3721RD 点击:
delay increase是不是和transition time相关的啊
这个transition time是不是指的就是 output transition time 啊
sta里对delay的计算不是gate delay+output transition time 么
{During STA, the tool calculates timing of the path by calculating:
1. Delay from input to output of the gate (Gate Delay).
2. Output Transition Time .. (which in turn depends on Input Transition Time and
Output Load Capacitance).}
在的pt的报告里transition time的数值比delay increase的大这是为什么啊
望各位大牛说明一下
顺便指明小弟我哪里理解错了

cell delay和 output transition是不一样的概念
cell delay是算input 变化 50% 到output变化50%的时间,
output transition是算output 10%~90%的时间(或20~80).
所以output transition是可以比整个cell delay大的。 大的output transition会propagate到下一级的input transition上去(再加一些net delay因素)
不知道说的够不够清楚

谢谢您
你的意思我明白了
但是我看的资料里 就是{}里的那段英文的意识是path delay是计算了 gate delay 与 output trans time
根据你的意思这个cell delay就是gate delay,而path delay 尽计算了 gate delay啊

当然不是啊, path_delay当然包括 gate delay和output transition啊, 只不过并不是简单的相加而已。path_delay=func(gate_delay, output_transition)

path_delay=func(gate_delay, output_transition)
你知道这个函数的具体计算方式吗?

补充2楼,虽然delay指信号穿过cell的延时,而transition(slew)指信号翻转快慢,但是,两者有一定联系:Delay(propagation)=intrinsic+load dependent+input slew dependent,所以,可以说对于一个stdcell来说,其transition是delay的一部分,请参考下面两图。





Fig. 1 Transition time
Fig. 2 Propagation delay

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top