各位，请不要嫌麻烦，进来看看DRC错误，求指点

各位大侠，我在用calibre做DRC时，有6类错误，看不明白，请指点迷津，并提出宝贵的意见！
1、Nch.k {@Diff overlap source cot edge spacing in the direct perpendicular to the gate is 0.78
ENC NBFSCOT NBFS<0.78ABUT<90 SINGULAR REGION}
2、V1.g_1 {@ size of V1 is 056x0.56,or 0.6x0.6
@According to dracula E02(chkmetal,dra,cz6h)
A=NOT RECTANGLE V1==0.56 BY==0.56
B=NOT RECTANGLE A==0.6BY==0.6
B NOT ME_ALL
3、NW.a2 { @ Min.same potential NEWL space 1.2微米
EXT NWEL<1.2 ABUT<90 SINGULAR REGION CONNECTED}
4、nw.A4 { @Min enclosure of NW to P+ diffusion is 0.6微米
ENC PDIFF NWEL <0.6 ABUT<90 SINGULAR REGION}

补充，剩下的另外两类错误
1、ME1.f_p{ @ Metal-1 in the channel region of nondope Tr,or Long-channel Tr,(L>=1) is prohibbited (from dracula EL0101,EL0102)
GT_ME1=(GATE INTERACT ME1) NOT TOUCH ME1
CHL_E=GT_ME1 COIN EDGE DIFF
CHL_E_B1 =LENGTH CHL_E>=1
GT WITH EDGE CHL_E_B1
GT_N=GATE AND VIA0
GT_N AND ME1}

补充最后一类错误，有点长，放在最后，请见谅！
POLY.d2{@ Min.spacing with CT between poly's on diffusion region is 1.14微米
A=GATE NOT INTERACT MCAP//Not include poly on MCAP
GTN=ND AND A
GTP=PD AND A
SDN=ND NOT A
SDP=PD NOT A
LTN=EXT GTN<1.14 OPPOSITE ABUT<90 SINGULAR REGION
LTP=EXT GTP<1.14 OPPOSITE ABUT<90 SINGULAR REGION
LTSDN=(SDN NOT STDCELL)ENCLOSE LTN
LTSDP=(SDP NOT STDCELL) ENCLOSE LTP
LTSDN ENCLOSE COT

没有加filler?

1. diff到poly gate距離至少要0.78, 一般std不應該有這種error, mos手刻的?
2. via1 的size只能有0.56x0.56跟0.6x0.6兩種, 你有別的size的via1, 這種出現在shrink的sram的機率蠻高的
3. 相同電位的NW 如果沒有接在一起, 則至少相距1.2, 同4樓說的 可能是沒加filler
4. p+應該會被包在NW裡面, 從p+到NW至少要0.6
5. MOS channel的metal至少要1um
6. 看不是很懂

这是加上filler以后的错误，怎么改正?

这怎么回答?
要是有这种错误，找到它，一个一个改呗！
如果是std cell内部的问题，可能是手工动过，或者是std cell是自己画的导致在拼接的时候有问题。那么改std cell
如果是std cell外部的问题，直接改吧。
如果是用工艺库/encounter不会出现这种问题的呀！

这应该是0.5um工艺的design吧，