微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC CTS 的问题

ICC CTS 的问题

时间:10-02 整理:3721RD 点击:
我用的命令是 : clock_opt -no_clock_route -only_cts
会出现这样的问题 :
Error: Cannot move cellxxx/xxx/MCCT_RAM_BANK_6__mcct_ram/clk_gate_ram_data_reg_342__11_/latch to location (853467, 1094320). (CTS-236)
CTS: Cannot set the cell Location
CTS cannot proceed with the error. Exit
Error : Clock tree synthesis error, aborted. (CTS-1125)
这个坐标(853467, 1094320) 在core的外部?
有谁遇到过类似的问题吗?

没用过ICC
我猜是不是密度太大,没地方放了

The usual cause of this error message includes: over-utilization of chip area, floorplan which has narrow channels, voltage area caused placement blockages, and other floorplan constraints, e.g. placement bound

我看过论坛其它的帖子,如果是密度太大会报 utilization 大于100% 好像。 而且我place之后utilization只有75%左右。

做这步之前打开FP看看cell有没有摆在 boundary外面的

这个我check过了, cell 跟 port 都没问题!
我现在尝试加大core 的面积, 确定不是utilization的问题。

加大面积也不行,应该不是utilization的问题。

check_legality
看看是不是有cell落在外面.
再不然
有給你full name了,
select起來看看它在哪裡
是不是is_fix的屬性
還是你已經作過一次cts也fix住了?

這個message是cell在core外面造成的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top