问几个后端问题

最近在跑后端流程，遇到一些问题。有DC综合过程中的，也有PR过程中的，也有PT时序分析过程中的。
其实这几个问题主要都是由IO引起的。因为是走流程。所以设计比较小。而且是带有IO PAD的数字顶层电路。
1、我在RTL代码中添加了IO PAD的描述。并在综合过程中也加载了IO的时序库lib文件。但是在综合时确出现很多Warning：
Pad_Din[1] is unusable unknown logic function(OPT-1022)，这里Pad_Din[1]是一个双向IO PAD，
我按照这个提示去比较StdCell和IO的lib文件，并找该PAD的信息，发现在其输入输出端有function的描述信息。请问这种情况应该怎么处理。它会不会是我接下来的问题的根源。如果是产生接下来问题的原因的话，那么这种情况，我应该怎么进行这种带有IO PAD的设计的综合。
2、由于没有找出解决的原因，又因为是Warning信息，所以我没有过多的去处理这个问题，但是好像接下来的问题也出来了。在PR
过程中，发现在PR时也有warningin Din[1] in CELL_VIEW TOP_Design（这里为我的顶层设计） init does not have physical port
这里的Din[1]是我的顶层设计的一个输入端口，它应该是连接到PAD上的，从外面给与设计信号值。但是这里出现该PIN没有物理端口。
请问这种情况又是怎么回事呢?
3、我抱着看看这种情况对PT时序分析的影响时，发现在提取spef后，进行pt分析时，出现warning:fail to compute the rising RC network delay from Din[1] to pin "ad_Din1/PAD"，这里Din[1]是我的顶层设计的一个输入端口，而Pad_Din1/PAD是双向信号IO PAD的双向输入输出端。这样的话，是不是表示PT无法准确计算出输入输出路径的延时。好像也确实是这样，发现在PT中计算的值与encounter中的值有很大出入。这里的大的出入基本体现在输入输出路径上。
针对以上这些问题，不知道大家有没有遇到过类似的问题，希望能和大家一起探讨下其原因。

抱歉，不知道怎么打出几个表情符号，重新问一次问题：
最近在跑后端流程，遇到一些问题。有DC综合过程中的，也有PR过程中的，也有PT时序分析过程中的。
其实这几个问题主要都是由IO引起的。因为是走流程。所以设计比较小。而且是带有IO PAD的数字顶层电路。
1、我在RTL代码中添加了IO PAD的描述。并在综合过程中也加载了IO的时序库lib文件。但是在综合时确出现很多Warning：
Pad_Din[1] is unusable unknown logic function(OPT-1022)，这里Pad_Din[1]是一个双向IO PAD，
我按照这个提示去比较StdCell和IO的lib文件，并找该PAD的信息，发现在其输入输出端有function的描述信息。请问这种情况应该怎么处理。它会不会是我接下来的问题的根源。如果是产生接下来问题的原因的话，那么这种情况，我应该怎么进行这种带有IO PAD的设计的综合。
2、由于没有找出解决的原因，又因为是Warning信息，所以我没有过多的去处理这个问题，但是好像接下来的问题也出来了。在PR
过程中，发现在PR时也有warningin：Din[1] in CELL_VIEW TOP_Design（这里为我的顶层设计） init does not have physical port
这里的Din[1]是我的顶层设计的一个输入端口，它应该是连接到PAD上的，从外面给与设计信号值。但是这里出现该PIN没有物理端口。
请问这种情况又是怎么回事呢?
3、我抱着看看这种情况对PT时序分析的影响时，发现在提取spef后，进行pt分析时，出现warning:fail to compute the rising RC network delay from Din[1] to pin "Pad_Din1/PAD"，这里Din[1]是我的顶层设计的一个输入端口，而Pad_Din1/PAD是双向信号IO PAD的双向输入输出端。这样的话，是不是表示PT无法准确计算出输入输出路径的延时。好像也确实是这样，发现在PT中计算的值与encounter中的值有很大出入。这里的大的出入基本体现在输入输出路径上。
针对以上这些问题，不知道大家有没有遇到过类似的问题，希望能和大家一起探讨下其原因。

我猜可能还是IO PAD的lib有问题，“其输入输出端有function的描述信息”不等于描述正确，找一个正确的比较下。
Din[1]到Pad_Din1/PAD应该不存在真正的net，所以（3）可以忽略

（2）里面报的是没有物理端口，做LVS可能会有问题，跟时序分析的问题相关吗

这个后端流程太广了，基本上都是自己做啊~

我重新看了一遍IO时序库中的信息，发现这个双向pad的pin 有功能描述，是这样描述的，难道这样描述不对，
这里的功能描述是该pin作为输出Pin时的功能，而，其作为输入pin时，该IO PAD的的输出端pin的功能为：

其实，它就是一些带有使能信号的简单缓冲单元，不知道这种功能描述对不对，如果不对的话，像这种需要在顶层例化IO PAD的设计应该是一个怎样的步骤呢?

悲剧，图片又没有上传成功，就大概写一遍吧，是对于双向引脚（PAD为该pin的名字）的Pin是这样描述的。
pin(PAD) {
direction : "inout";
is_pad :true;
output_voltage:cmos;
drive_current:1.0;
three_state: "OEN";
function : "((！DS*I)|(DS*I))";这里的function其实应该就是该IO PAD作为输PAD时，不管DS为什么值，都能将从core的输出信号输出。不知道这样的function描述是不是错了。
而当PAD错误输入PAD时，该IO PAD的输出Pin为C，它是这样描述的：
pin(C) {
direction : "output";
function : "IE*PAD";}这里的function为带使能的缓冲单元
请大家帮忙看看。

顶起，小编问题解决了吗?

OPT-1022的意思是the logic function associated with that IO pad is not known. As a result, it will not be considered during IO pad insertion and/or optimization.
如果是用户自己加进去的，它不应该引起别的问题
2）是不是pin压根儿就不在哪个cell的layout里面?或者在layout上，但没有在任何金属上，或text layerID不对

请问小编解决了吗?同样的问题啊