微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用cdl in怎么让连线不生成

用cdl in怎么让连线不生成

时间:10-02 整理:3721RD 点击:
现在做cdl转schematic,cdl in后自动生成了连线,很乱,怎么能让连线不生成?

选中线,删除

感谢,知道了

全部只选择线(其他过滤)不会选吗?为什么要一根一根的选
方法:Edit-〉select-〉Filter 只选wire

嗯,知道了

在<Virtuoso Schemaic Generation>窗口中不要勾选<Full Place and Route>试试。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top