后端布局power ring strap金属层选择

width 当然越宽越好 影响IR drop 当同时routing resource 也会 相应的减少。
so trend off .
求大神指点

金属层的选择呢?

这个我也不是很清楚静等大神回答吧

即便是告诉你经验值，
你也得描述一下您的CHIP Size?CORE size?有无Memory和其他Analog IP?process及foundary?等等因素才能预估啊

用的是smic 0.18 的工艺，有用到了两个SRAM的IP，core面积为1548*1547，core到边上的距离都为30

如果配线资源充足，P/G Ring可以尽量宽，用M3和M4，宽度20~30um
strap可以用5um 左右，pitch200um

谢谢！
为什么这么设置呢?有什么经验的吗? 还有，strap用哪些金属呢?

应该使用M1、M2

有这种说法，ring一般用低层次金属层，strap用高层次金属层，M1不做strap，是这样吗?

是指ring选M1 M2吗?

你的design总共就4层metal，不用这样考虑吧。其实最好的办法是你大概把整个流程
跑一遍后去Power分析。

也就是Power network synthesis吧。怎么看我设置的是合适的呢?

主要看你的IR drop和EM
(通常：VDD+VSS < 5%normal电压)

谢谢！
还有，宽度、间距和pitch那些值跟根据什么设置的?

就4 layers，我真的不知道需要什么策略，只要能把线绕通