寄存器输出后的cell驱动不够造成时序违规，icc不给优化

寄存器输出后的cell驱动不够造成时序违规，icc不给优化（并未违反cap和trans规则）。表现如图中寄存器后面的invx6，驱动不足导致自己和后面的cell延迟很大。将其替换为invx16之后能有效解决问题。
请教大侠们icc为何不给优化呢?
clock_opt -only_psyn以及psynopt,route_opt都不会优化。

在timing area很紧张的设计里面，难免会剩余少量violation，自己手动修复一下便可。

三個invx 距離是不是很遠,如果是的話應該是無解了.
思考一下為什麼ICC 會放這麼遠, 是不是floorplan要修正?