pmos drain connect gnd

各位大侠，工艺上通常会要求pmos drain cannot connect gnd and nmos drain cannot connect power，不知如此要求的原因是什么?难道真是简单的归结为ESD or latch-up吗?

esd的需要，drain和source是不一样的，在esd看来，

drain端进行esd注入，而source端不需要

通常ESD的发生是任意的两个管脚之间，且电压也是任意正或负的，因此，个人认为ESD的说法并不成立

首先是为了防止虚短路，所以ERC rule中加了这么一条。是不是怕ESD问题，那要看你违反这一条rule的地方在哪里了。
ESD管，drain端都要SAB AA加上一个几十欧的电阻的，不可能让接地。
这个是designer要确认的画电路时候即使有PMOS接地情况，也要source接地。至于为啥，只是要求，避免产生错误。如同规范，违反了不一定发生灾难，但是制度就是要求不要违反。

什么是虛短路，是pmos G-gnd S-vdd D-gnd嗎?